AIサーバー電源レール用のMLCC：デカップリング、大容量静電容量、低ESL設計

安定したAIサーバー電源レールは、大容量のコンデンサを追加する以上の要素に依存しています。エンジニアは、デカップリング、大容量静電容量、低ESL設計、DCバイアス性能、およびPCBレイアウトのバランスをとり、急激なGPU負荷変化が許可された電圧制限内に収まるようにする必要があります。この記事では、さまざまなタイプのMLCCがAIサーバー電源レールでどのように協力して機能するか、信頼性の高い高電流設計のためにコンデンサを選択する際に何を確認すべきかを説明します。

カタログ

図1. AIサーバー電源レールで使用されるMLCC

AIサーバー電源レールでのMLCCの使用場所

MLCCは、12Vボード入力からGPUまたはAIアクセラレータまで配置されます。VRM入力で、パルス状の電流を供給し、高周波ノイズを低減します。ループインダクタンスとリングを最小限に抑えるために、入力とパワーグラウンドノード間に直接接続する必要があります。

VRM出力では、MLCCがリプルを減少させ、レギュレーターが負荷変化に応じてレールをサポートします。大容量MLCCは、異なる周波数範囲をカバーするためにポリマーコンデンサとともに使用されることがよくあります。DCバイアス下の有効静電容量を確認する必要があります。

GPU、メモリ、またはアクセラレータの近くでは、小さな低ESL MLCCが最も早いローカル電流を提供します。短いトレース、密に配置されたビア、電力ピンの近くでの配置により、インピーダンスが低減し、レールを電圧限界内に保つのに役立ちます。この記事は電源レール設計に焦点を当てています。AIサーバーが初めて多くのMLCCを必要とする理由を理解したい場合は、「AIサーバーが2026年にMLCC需要を促進している理由」をご覧ください。

AIサーバーにおける電源レールの課題

図2. AIサーバーにおける電源レールの課題

AIサーバー電源レールの主な課題は、数十または数百アンペアの負荷ステップ中に低電圧レールを許容範囲内に保つことです。150Aのステップを持つ0.9Vのレールと±5%の制限は、わずか45mVの変動を許可し、目標PDNインピーダンスは約0.3mΩです。代表的な6相レギュレーターでは、インダクタ電流は負荷ステップ後に約338nsで上昇し、負荷解除後に4.16µsで下降しました。計算された静電容量は、アンダーシュート制御に対して約211µF、オーバーシュート制御に対して2,604µFであり、負荷解除がより制御が難しいことを示しています。

このスルーレートでは、わずか100pHのループインダクタンスでも約44mVの電圧変動を引き起こすことができ、ほぼレールの許容量全体を占めます。したがって、デカップリングMLCCはプロセッサの横または下に取り付けられ、短く幅広い銅パスを介して、密に配置されたパワーとグランドのビアを通じて接続される必要があります。コンデンサネットワークは、VRM、ボード共振、およびパッケージ周波数領域にわたって目標インピーダンス以下に保たれなければなりません。モデリングなしでコンデンサを追加すると、高Qのアンチ共振ピークが生じる可能性があります。

コンデンサの選定は、公称値ではなく動作静電容量を使用しなければなりません。一例として、22 µFの1210 MLCCは12 Vで約15 µFを提供しましたが、同じ定格の1206部品は約5 µFを提供しました。設計では、入力リップル目標を達成するために、相ごとに2つの1210部品または4つの1206部品が必要でした。

パワーレール チャレンジ	例 設計条件	電気 効果	MLCC 設計要件
大きなGPU負荷ステップ	150 Aの電流増加	VRMが応答する前に急速な電圧ドロップを引き起こす	GPU近くに十分な有効静電容量を使用する
厳しい電圧 公差	±5%制限の0.9 Vレール	許容される最大電圧変動は約45 mVです	総PDNインピーダンスを約0.3 mΩ以下に保つ
限定されたVRM応答	約 338 nsの電流上昇時間	コンデンサは遅延中に不足している電流を供給しなければなりません	プロセッサパッケージの近くに低ESL MLCCを配置する
負荷放出のオーバーシュート	過剰な電流が数マイクロ秒続くことがあります	レール電圧が最大限界を超える可能性があります	十分な出力容量と適切なVRM制御を提供する
接続インダクタンス	150 Aの急速な遷移で100 pH	約44 mVの誘導電圧を生成する可能性があります	短いトレース、広い銅、および密接に配置されたパワーグラウンドのビアを使用する
MLCCのDCバイアス損失	22 µFのコンデンサが動作中に5～15 µFに低下することがあります	実際の過渡サポートは回路図の値よりもはるかに低くなります	有効静電容量を使用してコンデンサの数を計算する
コンデンサのアンチレゾナンス	混合コンデンサ値とパッケージサイズ	特定の周波数でインピーダンスピークを生成します	完全なPDNインピーダンス曲線を確認する
不十分なコンデンサ配置	GPUから遠くに配置されたMLCC	トレースとビアのインダクタンスが高周波電流をブロックします	GPUデカップリングコンデンサを負荷の隣または下に配置する
温度と公差	動作条件での容量の変化	利用可能な設計マージンを減少させます	バイアス、温度、公差、および経年劣化を計算に含める
不完全な検証	設計は総静電容量のみで検証されました	ドロップ、オーバーシュート、または振動が検出されないまま残る可能性があります	負荷ステップテストおよびPDNインピーダンス測定を行う

デカップリングMLCCとバulk MLCCの比較

図3. デカップリングMLCCとバulk MLCCの比較

デカップリングMLCCは、最も速い電圧の乱れを処理し、トレースとビアのインダクタンスを最小限に抑えるために、GPU、HBM、およびアクセラレータの電源ピンの隣または下に配置されます。0.9 Vレールで150 Aの負荷ステップと±5%の公差の場合、最大で45 mVの変動が許可されるため、目標PDNインピーダンスは約0.3 mΩです。接続インダクタンスが100 pHでも、数十ミリボルトの誤差を生じる可能性があるため、短い電流経路と低い取り付けインダクタンスが不可欠です。

バulk MLCCは、VRMがインダクタ電流を調整している間、より長い過渡をサポートします。通常、VRM出力の近くに配置されるか、レギュレータとプロセッサの間に分散されています。ローカルデカップリング値は通常ナノファラッドから数マイクロファラッドまでの範囲で、一方、バulk MLCCは一般に10 µFから100 µFまでの範囲です。彼らの貢献は、動作条件下での有効静電容量に基づかなければなりません。

両方のコンデンサ群が、広い周波数範囲でインピーダンスを低く保つために必要です。値、パッケージ、およびコンデンサ技術を混合すると、アンチレゾナンスピークが生じる可能性があるため、完全なネットワークはVRM、PCBプレーン、ビア、ESR、ESL、およびプロセッサパッケージとともにモデル化され、負荷ステップとインピーダンス測定によって確認されるべきです。

比較 ポイント	デカップリング MLCC	バulk MLCC
主な目的	高速GPUおよびAIアクセラレータのスイッチング中に即時電流を供給する	より長い負荷過渡およびVRM応答遅延のために電荷を蓄える
典型的な応答範囲	ナノ秒から数百ナノ秒まで	数百ナノ秒から数マイクロ秒まで
周波数領域	高周波PDN 応答	低中周波PDN 応答
典型的な配置	GPU、HBM、およびプロセッサの電源ピンの隣または下	VRM出力の近くまたはVRMとプロセッサの間に分散
部品ごとの典型的な静電容量	ナノファラッドから数マイクロファラッドまで	約10 µFから100 µFまで
一般的なパッケージサイズ	0201、0402、0603	0805、1206、1210
主な電気的優先事項	低ESLおよび低取り付けインダクタンス	高い効果的な容量と低いESR
配置に対する感度	非常に高い; 小さなトレースとビアのインダクタンスが性能を低下させる可能性がある	中程度; より長いパスは依然として瞬時の電圧降下を増加させる
供給された電流	初期の高周波電流パルス	持続的な電流変化中のより大きな電荷
並列接続の利点	ESLを低下させ、高周波電流を分配する	効果的な容量を増加させ、ESRを低下させる
DCバイアス効果	通常、低価値の部品では小さくなるが、確認が必要	動作電圧下では高容量部品で厳しいことが多い
主な計算基準	接続インダクタンス、インピーダンス、パッケージ形状、および周波数	効果的な容量、負荷ステップサイズ、応答時間、および電圧限界
主な設計リスク	コンデンサが負荷から遠すぎて高周波数に応答できない	名目容量が実際の動作容量よりもはるかに高い
逆共鳴リスク	大容量コンデンサおよびPCBインダクタンスと共鳴する可能性がある	小さなデカップリング値と混合されるとインピーダンスピークを生じる可能性がある
検証方法	高帯域幅負荷ステップテストおよび局所電圧プロービング	DCバイアス分析、PDNシミュレーション、負荷解放テスト
最適な使用	高周波ノイズ、リンギング、局所電圧ドロップの制御	中周波数ドロップ、オーバーシュート、および蓄積エネルギー要求の制御

AIサーバーパワーデザインにおける低ESLの重要性

図4. AIサーバーパワーデザインにおける低ESLの重要性

低ESLは不可欠です。容量だけでは迅速な電流遷移の際のプロセッサレールを保護できません。誘導電圧は次のように計算されます：

V = L × di/dt

代表的な0.9Vレールでは、338nsで発生する150Aの負荷ステップが約444A/µsの電流スルーレートを生成します。わずか100pHのループインダクタンスで、結果として生じる電圧の乱れは約44mVであり、±5%に制限されたレールの全45mV許容範囲に近いです。

自己共鳴周波数を超えると、MLCCは誘導的な特性を持ちインピーダンスが上昇し、高周波電流を供給する能力が低下します。逆ジオメトリのMLCCは、標準部品と比較してESLを約60％以上低下させることができる一方、三端子コンデンサはさらに低いインダクタンスを提供できます。これらの設計は高周波数性能の有用性を拡大し、必要な並列コンデンサの数を減少させる可能性があります。

低コンポーネントESLのみでは不十分です。完全な電流経路は、コンデンサ、パッド、トレース、ビア、プレーン、プロセッサパッケージ、および帰還経路を含みます。MLCCをプロセッサの電力ピンの隣または下に配置し、短く広い接続を使用し、電源とグラウンドのビアを近接させて配置します。取り付けられたインピーダンスシミュレーションと高帯域幅負荷ステップテストで性能を確認します。

DCバイアスと効果的な容量

図5. DCバイアスと効果的な容量

名目容量は動作するAIサーバーレールの信頼できる設計値ではありません。X5RおよびX7RのMLCCは、DC電圧が上昇するにつれて、定格容量の約10％から70％を失うことがあります。名目100µFのコンデンサが60％の損失を持つ場合、実際には40µFしか提供せず、GPU負荷ステップ中の利用可能な電荷が減少します。

静電容量の電圧変化は次のようになります：

電圧変化 = 電流変化 × 応答時間 ÷ 容量

45mVまでドロップを制限しながら1µsの間に100Aの電流不足を供給するには、約2,222µFの効果的な容量が必要です。選択された部品が名目値の40％しか保持しない場合、回路図のバンクは公差、温度、老化、デザインマージンを含む前に、少なくとも5,555µFでなければなりません。

パッケージ構造も容量保持に影響を与える可能性があるため、同じ名目値、誘電体、および電圧定格を持つ部品が異なる数量を必要とする場合があります。回路図のバンクを動作電圧と温度で正確な部品の効果的な容量を使用して計算します。カタログ値ではありません。各部品番号の製造元によるDCバイアス曲線を確認し、その後PDNシミュレーションと負荷ステップテストを通じて最終的な設計を確認します。容量が不十分であると、過剰なドロップ、オーバーシュート、不安定、またはプロセッサのリセットを引き起こす可能性があります。

設計例	名目容量	保持された容量	効果的な容量	必要な数量	設計への影響
損失20％の100µF MLCC	100µF	80％	80µF	2,222µFのために28個のコンデンサ	コンデンサ数の中程度の増加
損失40％の100µF MLCC	100µF	60％	60µF	2,222µFのために38個のコンデンサ	より大きなPCB面積およびより高い部品数
60%の損失を伴う100 µF MLCC	100 µF	40%	40 µF	2,222 µFのための56個のコンデンサ	名目バンクは約5,600 µFである必要があります
70%の損失を伴う100 µF MLCC	100 µF	30%	30 µF	2,222 µFのための75個のコンデンサ	名目静電容量が使用される場合、重大なリスクがあります
12 Vで1210パッケージの22 µF MLCC	22 µF	約68%	約15 µF	レギュレーター例で各相に2台	より大きなパッケージは、より多くの使用可能な静電容量を保持します
12 Vで1206パッケージの22 µF MLCC	22 µF	約23%	約5 µF	レギュレーター例で各相に4台	より小さなパッケージは、より多くの並列部品を必要とします

図示の基礎：最大許容電圧降下45 mVで1 µs続く100 Aの電流不足は、約2,222 µFの実効静電容量を必要とします。したがって、必要なコンデンサの数は、データシートに印刷された名目値ではなく、DCバイアス下での残りの静電容量から計算する必要があります。

実効静電容量は考慮事項の一つに過ぎません。購買決定には、MLCC価格トレンド2026やなぜMLCCリードタイムが2026年に上昇しているのかで議論されている価格やリードタイムの変化も考慮する必要があります。

パッケージサイズと配置戦略

MLCCのパッケージサイズは、取り付けインダクタンス、配線密度、組み立て、および機械的強度に影響します。標準サイズは、0.6 × 0.3 mmの0201から3.2 × 1.6 mmの1206までであり、さらに大きな1210、1812、2220のオプションもあります。小さなパッケージでは短いパッドを使用でき、プロセッサの電源ピンに近く配置できますが、完全な電流ループはトレース、ビア、プレーン、およびパッケージ接続を含みます。

最短の高周波電流パスを持つために、GPU、HBM、またはアクセラレーターの横または下に0201および0402 MLCCを使用します。ローカルデカップリング領域と主コンデンサバンクの間に0603部品を配置します。より多くの蓄えられた電荷が必要なVRM出力の近くには0805、1206、またはそれ以上の部品を使用します。小さなフットプリント、パッド内ビア接続、連続した帰りプレーン、および密接に配置された電源-接地プレーンは、取り付けインダクタンスを減少させるのに役立ちます。

配置は静電容量だけよりも重要です。離れたコンデンサはPCBインダクタンスが内部ESLを支配するため、高周波では効果的でない可能性があります。複数の小型または逆ジオメトリのMLCCは、プロセッサの近くの大きな部品よりも優れたインピーダンス経路を提供する場合があります。大きなMLCCは、ボードのエッジや取り付け穴、コネクタ、およびデパネルラインから離して配置し、フレックス亀裂のリスクを減少させるべきです。

MLCC サイズ	本体 寸法	推奨 PCBの役割	配置 優先度	主な レイアウトの懸念
0201	0.6 × 0.3 mm	最高周波数の ローカルデカップリング	GPU電源ピンの横または 下に直接配置	非常に小さなパッドと ビアは正確な組み立てを必要とします
0402	1.0 × 0.5 mm	ローカルGPUおよびメモリの デカップリング	パッケージの周囲の 内部コンデンサリング	電源と接地の ビアをパッドの近くに直接配置
0603	1.6 × 0.8 mm	中間周波数の デカップリング	ローカルMLCCと VRM出力バンクの間に	0201または0402よりも 長い電流ループ
0805	2.0 × 1.25 mm	中間値および大容量の デカップリング	プロセッサまたは VRM出力の近くで	より大きなフットプリントは 取り付けインダクタンスを増加させる
1206	3.2 × 1.6 mm	高静電容量のMLCC バンク	VRM出力およびコンバータフェーズの近くで	DCバイアス、ボードの フレックス、および利用可能なビアの電流容量を確認してください
1210およびそれ以上	3.2 × 2.5 mm以上	大容量エネルギー ストレージおよび高電圧レール	VRMの近く、最も内側のGPUデカップリング領域には配置しない	より大きなPCB面積、 機械的ストレス、および電流ループの長さ

AIサーバーレールのためのMLCC選択チェックリスト

名目静電容量のみでなく、正確な製造業者の部品番号および動作条件データを使用してMLCCを承認してください。

選定 項目	エンジニアリング チェック	適合 要件
実効静電容量	実際のレール電圧における容量対電圧曲線を確認してください。公差、温度、および老化を含めます。	総合的な有効容量は、レール要件を満たさなければなりません。
電圧定格	通常の電圧、起動オーバーシュート、および故障トランジェントを含めてください。	定格電圧は、適切なマージンを持って最悪のレール電圧を超えなければなりません。
誘電体と温度	ボード全体の温度範囲での誘電体の安定性を確認してください。	容量は、最も高温および最も低温の条件において、パワーレール設計制限内に留まらなければなりません。
ESRおよびESL	必要な周波数範囲におけるESR、インピーダンス、および実装されたインダクタンスを確認してください。	組み立てられたコンデンサネットワークは、PDNターゲットインピーダンスを下回っている必要があります。
リプル電流加熱	RMSリプル電流およびスイッチング周波数の高調波を確認してください。	コンデンサの温度上昇は、通常20°Cのメーカーの制限内に留まらなければなりません。
パッケージと高さ	有効容量、インダクタンス、寸法、および機械的クリアランスを比較してください。	パッケージはレイアウトに合い、バイアス下で十分な容量を保持しなければなりません。
配置とループインダクタンス	パッド、トレース、ビア、およびプレーン接続を確認してください。	低ESLのMLCCをGPUまたはパワーステージの近くに、最短のパワーグラウンドループで配置してください。
インピーダンス相互作用	MLCC、バルクコンデンサ、PCBプレーン、ビア、およびVRMインピーダンスを一緒にシミュレーションしてください。	反共鳴ピークはターゲットインピーダンスを超えてはいけません。
電源状況	ライフサイクル、認定在庫、リードタイム、および認定された代替品を確認してください。	可能な場合は、信頼できる供給のあるアクティブ部品と承認された代替品を使用してください。
最終ボード検証	負荷ステップ、リプル、リング、ドロップ、オーバーシュート、およびコンデンサ温度をテストしてください。	組み立てられたボードは、最大負荷、電圧、および動作温度で合格しなければなりません。

承認記録には、正確な部品番号、有効容量、電圧マージン、誘電体、ESRおよびインピーダンス曲線、実装されたESLモデル、リプル電流制限、パッケージ寸法、高さ、ライフサイクル状況、リードタイム、および認定代替品が含まれるべきです。