従来のシリコンベースの半導体技術が物理的限界に近づく中、グローバルな半導体業界はムーアの法則を延ばすことができる次世代材料の探索を加速しています。モリブデン二硫化物（MoS₂）などの二次元半導体は、単一の原子層—約0.7ナノメートル—の薄さになることができ、1ナノメートル未満のプロセスノードのための有望な候補と考えられています。しかし、その実用化には持続的な課題があります: 材料にゲートダイエレクトリックを堆積すると、超薄い絶縁体と半導体の界面で欠陥が生じ、電子散乱が増加し、キャリアの移動度が低下し、トランジスタの性能が劣化する可能性があります。
この長年の界面問題に対処するため、TSMCのコーポレートリサーチ部門と国立陽明交通大学の研究者たちは、「エピタキシャルインターフェースエンジニアリング」として知られるアプローチを開発しました。この研究は2026年7月にNature Electronicsに発表されました。
新しい半導体またはゲートダイエレクトリックを開発するのではなく、研究チームは2つの材料間の界面を原子スケールで再設計しました。超高真空技術を使用して、チームは単層MoS₂の上に金属アルミニウムの超薄層を正確に堆積しました。次に、アルミニウムは酸化されて約0.42ナノメートルの厚さの酸化アルミニウム層を形成しました。この原子レベルの薄い層は高品質なバッファ表面として機能し、その上に研究者たちは機能的なゲートダイエレクトリックとして使用される高k材料であるハフニウム酸化物を堆積しました。
原子スケールのインターフェースエンジニアリング技術は2つの利点を提供します。酸化アルミニウムのバッファ層は、MoS₂表面のぶら下がり結合の欠如によって引き起こされる堆積の困難を克服し、ハフニウム酸化物膜のための滑らかで連続した成長面を提供します。また、高kダイエレクトリックと二次元半導体間の電荷相互作用や格子ひずみ効果を低減する絶縁層として機能し、界面による電子散乱を大幅に低下させます。
この技術を使用して、研究者たちは化学気相成長によって成長したウェハースケールの単層MoS₂に基づく高性能のトップゲートトランジスタを製造しました。テスト結果は約1ナノメートルの等価酸化膜厚を示し、高度な半導体プロセスの厳しいゲートダイエレクトリックのスケーリング要件を満たしました。デバイスは、非常に小さな寸法で主導的なトランスコンダクタンス性能を示し、ピーク値は0.45 mS/μm、非常に低いリーク電流と強力な動作安定性を持っています。
この研究は、攻撃的なゲートダイエレクトリックのスケーリング、強い静電制御、および高いキャリア移動度を組み合わせた大面積の原子薄デバイスにおける初めてのデモンストレーションを示しています。この技術は、複数の二次元半導体材料に適用できるプラットフォームを確立します。最終的には、既存の半導体製造プロセスと統合され、ポストシリコンチップ技術の開発を支援する可能性があります。