7月30日、事情に詳しい人々は、世界をリードする半導体ファウンドリであるTSMCが、インテルの商業的に展開されている埋め込みマルチダイ相互接続ブリッジ、またはEMIBソリューションに基づいた新しい先進的チップパッケージ技術を開発していると述べました。TSMCのエンジニアは、このプロジェクトを「EMIBのような」技術と呼んでいます。
チップパッケージングは、半導体製造プロセスの最終段階です。その主な機能は、異なる機能を持つ複数の独立したシリコンダイを物理的に組み立て、電気的に相互接続し、個々のチップユニットが単一のデバイスとして一緒に動作しながら、完成したパッケージを最終システムの他のハードウェアに接続することです。
高性能AIチップの需要が急増する前は、パッケージングは広く標準化された後工程の製造プロセスと見なされていました。複数のダイと高帯域幅メモリを密に統合した製品への需要の高まりは、それ以来、高度なパッケージングをハイエンドAIチップの生産量と納期に影響を与える主要なボトルネックにしました。
この新しいプロジェクトは、既存のCoWoS能力が逼迫している中で、インテルがそのEMIB技術を使ってAIチップパッケージの受注獲得を競い合っているため、TSMCのパッケージング戦略のさらなる拡張を示しています。
インテルのEMIBソリューションは、すでにいくつかの海外のテクノロジー企業によって検証され、採用されています。Googleは、次世代TPU製品の製造にこの技術を利用する計画であると報じられており、主要なAIチップ企業もまた代替のパッケージングサプライチェーンオプションを評価しています。したがって、業界の競争はウエハ製造プロセスを超えて、高度な後工程パッケージングにまで広がっています。
TSMCのガラス基板CoWoSやCoPoSパネルレベルパッケージングなど、複数の技術パスへの以前の投資に加えて、EMIBのようなプロジェクトは、同社の先進的なパッケージングポートフォリオをさらに拡大し、異なるコストターゲットと統合密度要件を持つ製品に対して幅広いソリューションを生み出すことになります。